Leiterplatten Layoutentwicklung

Die Anforderungen an das Leiterplattenlayout sind durch zunehmende Komplexität, Miniaturisierung, Komponentenvielfalt, und höhere Taktraten ständig gestiegen.
Bei Highspeed Designs sind Leiterplatten bedingt durch die Mechanismen der galvanischen und induktiven Kopplung selbst passive Bauteile geworden, welche entscheidenden Einfluss auf die Signalintegrität und somit Funktion der Baugruppe und das EMV Verhalten haben.
Die Erfahrung unserer geschulten Techniker und Ingenieure sowie die perfekte Beherrschung eines der modernsten CAD Design Tools sind Vorrausetzung für eine schnelle und kostengünstige Realisierung von Qualitätslayouts. Die EMV- und Fertigungsgerechte Ausführung steht für uns hierbei im Vordergrund.

Unsere Stärken:

• Erfahrung aus über 650 Designs
• Layoutentwicklung mit Cadence Allegro
• Komfortabler und kostenloser Viewer von Allegro verfügbar
• Konvertierung von Orcad (auch PCB386) in Cadence Allegro
• Import und Export von DXF Mechanik und Layout Daten
• Multilayer, Starrflex und Flex, mit Blind und Burried Vias
• Analog, Digital, HF und Leistungselektronik
• Impedanzdefinierte High Speed Designs
• High Density Layout für hochintegrierte Schaltungen
• EMV gerechte Ausführung
• Fertigungsgerechtes Layout
• Kostenoptimiertes Layout
• Bereitstellung normgerechter Fertigungsunterlagen